川大21秋《数字电子技术》在线作业答卷【标准答案】

《数字电子技巧》综合复习材料（答案剖析附后）

第一部分: 单项抉择题

1、同模仿旌旗灯号比拟，数字旌旗灯号的特点是它的( ) 。

A、持续性 B、分歧性 C、对偶性 D、团圆性

2、（FF）H对应的8421BCD码是（ ）。

A、001001010101 B、1001010101

C、11111111 D、001001010110

3、函数 中包含（ ）个最小项。

A、1 B、2 C、3 D、4

4、在逻辑函数中，全部最小项之跟为（ ）。

A、1 B、0 C、× D、不断定

5、逻辑函数的表示方法中存在独一性的是（ ）。

A、最简与-或表达式 B、真值表 C、逻辑图 D、硬件描述言语

6、若两个2位二进制数A=A1A0跟B=B1B0相称，则标明A1(B1=（ ）；而A0⊙B0=（ ）。

A、0，0 B、0，1 C、1，0 D、1，1

7、已知逻辑函数的卡诺图如下图所示，不克不及实现这一函数功能的CMOS门电路是（ ）。

A、 B、 C、 D、

8、可能经由过程（ ）来打消组合逻辑电路竞争冒险。

A、增加冗余项 B、增加冗余项 C、增加变量 D、增加变量

9、下图为双四选一数据抉择器74HC153构成的组合逻辑电路，输入变量为A、B、C，输出逻辑函数F1 (A，B，C)、F2(A，B，C)的表达式跟电路的逻辑功能分辨为（ ）。

A、F1 =∑m(1,2,4,7)，F2=∑m(3，5，6，7)，全加器

B、F1 =∑m(1,2,4,7)，F2=∑m(1，3，6，7），全减器

C、F1 =∑m(1,2,4,7)，F2=∑m(4，5，6，7)，全加器

D、F1 =∑m(1,2,3,7)，F2=∑m(3，5，6，7），全减器

10、下图为八选一数据抉择器构成的组合逻辑电路，输入变量为A、B、C、D，输出逻辑函数F的表达式为（ ）。

A、 F（A,B,C,D）=∑m(4，8，9，13)；

B、 F（A,B,C,D）=∑m(6，8，9，13)；

C、 F（A,B,C,D）=∑m(6，7，8，9，12，15)；

D、 F（A,B,C,D）=∑m(6，8，13，14，15)；

11、中的多余项是（ ）。

12、下列各种门电路中，输入旌旗灯号既可能是数字旌旗灯号又可能是模仿旌旗灯号的是（ ）。

A 、TSL门 B、TTL门 C、 OD门 D 、CMOS TG门

13、优先编码器同时有两个及以上有效输入旌旗灯号时，按输入旌旗灯号的（ ）编码。

A、优先级 B、大小 C、 高电平 D、低电平

14、右图为全加器逻辑标记，当0，0，1时，C i跟Si 分辨为( )。

A、

B、

C、

D、

15、七段表现译码器，当译码器七个输出端状况为abcdefg=0110011时（高电平有效），

输入为（ ）。

A、0011 B、0110 C、0100 D、0111

16、电路下图所示。已知输入X、Y波形，输出Q的波形应为( )。触发器的初始状况为0。

17、欲将一个移位存放器中的二进制数乘以（32）10 ，须要（ ）个CP脉冲？

A、32 B、5 C、10 D、16

18、某512位串行输入串行输出右移存放器，已知时钟频率为4MHZ，数据从输入端达到输出端被耽误（ ）。

A、128μs B、256μs C、512μs D、1024μs

19、用异步清零计数器7416l连接成下列计数器，其进制数为（ ）。

A、九进制计数器 B、十进制计数器

C、十一进制计数器 D、十二进制计数器

20、M进制集成加计数器，经由过程异步置数端构成N（N<M）进制加法计数器，若预置数据为0，则应将（ ）所对应的状况译码后驱动把持端。

A、M B、N－1 C、N D、N+1

21、下列描述不正确的是（ ）。

A、译码器、数据抉择器、EPROM均可用于实现组合逻辑函数

B、存放器、存储器均可用于存储数据

C、移位存放器首尾相连可构成环形计数器

D、下面描述至少有一个不正确

22、下列存储器中，（ ）存储器在掉落电后仍能保证所存的数据不丧掉。

A、 SRAM B、 SSRAM C、 DRAM D、E2PROM

23、美国Atmel公司出产的128K×8位的OTP EPROM芯片，有( )条地点总线， 8条数据线，欲将它扩大成容量为256K×32位的存储体系，则须要（ ）片该芯片。

A、7，8 B、17，8 C、17，4 D、7，8

24、一个ROM有16根地点输入线，8根数据输出线（位线），该ROM的存储容量为( )。

A、216×8 B、28×16奥鹏川大答案请进：opzy.net或请联系微信：1095258436

C、16×8 D、162×8

25、多谐振荡器可产生（ ）旌旗灯号。

A、正弦波 B、矩形脉冲 C、三角波 D、锯齿波

26、以下各电路中，（ ）可能产生准时脉冲。

A、多谐振荡器 B、 施密特触发器

C、单稳态触发器 D、石英晶体多谐振荡器

27、施密特触发器是（ ）触发器。

A、单稳 B、双稳 C、无稳 D、边沿

28、由555准时器构成的施密特触发器，改变把持电压VIC 时, 则 ( )改变 。

A、回差电压ΔVT

B、输出电压VO的高电平值

C、输出电压VO的低电平值

D、输出电压VO的幅值范畴

29、8位D/A转换器当输入数字量只有最高位为高电平常输出电压为5V，若只有最低位为高电平，则输出电压约为（ ）。若输入为10001000，则输出电压约为（ ）。

A、20mV， 5.32V

B、40mV， 5.32V

C、40mV， 2.66V

D、80mV， 2.66V

30、FPGA器件开辟体系的构成不含有（ ）。

A、打算机 B、开辟软件 C、编程器 D、编程电缆

答案及剖析

1-6：DACABB

7-12：DAACCD

13-18：ACCBBA

19-24：BCDDBA

25-30：BCBABC

第二部分：断定题（正确的打√，错误的打×）

（ ）1、在二进制与十六进制的转换中，有下列关联：

（1001110111110001）B=（9DF1）H

（ ）2、十进制数(64.5)10与(40.8)16相称。

（ ）3、逻辑函数的卡诺图跟真值表都存在独一对应关联，这阐明它的最简逻辑函数的表达式也是独一的。

（ ）4、TTL与非门电路的某一输入端接上10KΩ的大电阻到地，则该输入端相称于接高电平，即逻辑1。

（ ）5、两输入端四与非门器件74LS00与74HC00的逻辑功能完全雷同。

（ ）6、三态门的三种状况分辨为：高电平、低电平、不高不低的电压。

（ ）7、利用三态门可能实现数据的双向传输。

（ ）8、n变量逻辑函数，其全部最小项有2n个。

（ ）9、某种门的输入全部为高电平常，输出也为高电平，则这种门必定是与门。

（ ）10、OC门在利用时须在输出与输入之直接一电阻。

（ ）11、OD与非门的输出端可能并联运转，实现“线与”关联，即L=L1.L2

（ ）12、由与非门构成的都是组合逻辑电路。

（ ）13、利用比较器比较两个二进制数时应先比较最低位。

（ ）14、SR触发器、JK触发器均存在状况翻转功能。

（ ）15、逻辑电路正逻辑体系中，低电平用逻辑0表示，高电平用逻辑1表示。

（ ）16、可编程逻辑器件（programmable logic device 即 PLD）是由用户经由过程编程来定义逻辑功能的一种通用集成电路。

（ ）17、Hardware Description Language（简称： HDL ）是能对硬件逻辑电路的功能停止描述的一种高等编程言语，重要有VHDL跟Verilog两种。

（ ）18、时序电路的输出状况仅与现在输入变量有关。

（ ）19、SR触发器的束缚前提SR=0表示不容许呈现R=S=1的输入。

（ ）20、施密特触发器可用于将三角波变更成正弦波。

（ ）21、施密特触发器的特点是电路存在两个稳态且每个稳态须要响应的输入前提保持。

（ ）22、在同步时序电路的计划中，若最简状况表中的状况数为2n，而又是用n级触发器来实现其电路，则不需检查电路的自校订性。

（ ）23、D触发器的特点方程为Qn+1=D，与Qn有关，所以它不记忆功能。

（ ）24、计划异步时序逻辑电路时，须要额定考虑输入旌旗灯号。

（ ）25、单稳态触发器输出脉冲的宽度是由该电路中的准时元件C、R值来决定的。

（ ）26、D/A转换器是指将模仿旌旗灯号转换成数字旌旗灯号的电路。

（ ）27、可用ADC将麦克风旌旗灯号转换后送入打算机中处理。

（ ）28、A/D转换器的二进制数的位数越多，量化单位△越小。

（ ）29、RAM跟ROM基本构造中都有存储阵列，因此都属于时序逻辑电路，RAM与ROM的最大差别是数据的易掉性。

（ ）30、555准时器构成的施密特触发器常用于对脉冲波形的整形跟产生。

答案：

1-6：√√×√√×

7-12：√√××√×

13-18：××√√√×

19-24：√√√√××

25-30：√×√√××

第三部分：分析计划

1、将逻辑函数式P(A，B，C)=∑m (3，5，6，7 )，化简成最简与或式。

答案： P(A，B，C)= AB+AC+BC

2、化简逻辑函数：

答案：

3、逻辑电路如图所示，写出输出F的最简与或表达式。

答案：

4、试画出用起码与非门跟反相器实现下面函数的逻辑图（只有原变量输入）。

答案：

5、A、B均为4位二进制数，试用一片4位加法器74HC283实现Y=4A+B。

（提示：二进制数每乘一次2，向左移一位，即2×A3A2A1A0= A3A2A1A00）

答案：Y=4A+B=A3A2A1A000+B3B2B1B0

6、由3/8译码器74HC138跟八选一数据抉择器74HC151构成电路如图所示，试分析该电路的的逻辑功能。【电路输入X（X2X1X0）、Z（Z2Z1Z0），电路输出L】

答案：比较电路，当输入相称时输出为0，不然为1。

7、试根据所给图形标记及输入波形画出输出Q的波形，假设初始状况Q=1（画波形时不考虑耽误时光，只有画出CP跟Q的波形）。

答案：

8、已知电路及CP、A的波形如图(a)跟(b)所示，设触发器的初态均为“0”，试写出状况转换方程，画出输出端B跟C的波形。

答案：状况转换方程：，

输出端B跟C的波形如图所示。

9、逻辑电路如图所示，列出状况转换方程，已知CP脉冲跟输入X的波形，画出输出 ， 的波形（设，的初始状况均为0）。

答案：特点方程：

鼓励方程组：

状况转换方程组：

波形图：

10、把负边沿JK触发器转换为正边沿D触发器。写出这2种触发器的特点方程，画出逻辑图。

答案：特点方程：

鼓励方程：

逻辑图：

11、试写出图示电路的状况转换方程，画出在给定旌旗灯号的感化下Q的波形，触发器初态为“0”。

答案：状况转换方程：

在给定旌旗灯号的感化下，输出Q的波形如下图：

12、用起码与非门计整齐个组合逻辑电路，其输入为4位无标记二进制数A（A3A2A1A0）（无反变量输入），当0≤A＜8或12≤A＜15时，输出F为 1，不然，输出F为 0。

答案：（1）真值表：

A3

A2

A1

A0

F

A3

A2

A1

A0

F

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

0

0

0

1

1

1

0

（2）表达式：

最简与或表达式：

（3）请求用与非门实现，需变更表达式：

（4）逻辑图：

13、用3/8译码器74HC138跟附加门电路计整齐个报警把持电路：

电路有三个报警旌旗灯号（A、B、C）输入，其输出二进制代码用以把持数码管表现响应字形：

当第1路（C）有报警旌旗灯号时，把持数码管表现1；当第2路（B）有报警旌旗灯号时，把持数码管表现2；当第3路（A）有报警旌旗灯号时，把持数码管表现3；无报警旌旗灯号时，把持数码管表现0；同时有报警旌旗灯号输入时，表现优先级高的报警旌旗灯号，优先级按A、B、C递减。

（输入有报警旌旗灯号为1）

答案：

A B C

L2 L1

0 0 0

0 0

0 0 1

0 1

0 1 0

1 0

0 1 1

1 0

1 0 0

1 1

1 0 1

1 1

1 1 0

1 1

1 1 1

1 1

根据题意可列真值表：

由真值表写出逻辑函数表达式

用74LS138及与非门画出逻辑图

14、用3/8译码器跟附加门电路计整齐个函数产生电路，功能如下表所示：

S

Y

0

1

S

Y

0

1

S

Y

0

1

答案：

S A B

Y

0 0 0

0

0 0 1

1

0 1 0

1

0 1 1

1

1 0 0

0

1 0 1

1

1 1 0

1

1 1 1

0

根据题意可列真值表：

由真值表写出逻辑函数表达式

用74HC138及与非门画出逻辑图

15、下图所示是用CMOS边沿触发器跟或非门构成的电路。试画出在5个CP脉冲感化下，Q1、Q2跟Z端对应的输出电压波形。设触发器的初始状况为 0。

答案：

第四部分：综合

1、下图为由 4位二进制加法计数器74LVC161（异步清零）跟8选一数据抉择器74LS151构成的电路，请问：

（1）电路实现怎样的逻辑功能，简述来由。

（2）指出当D0D1D2D3D4D5D6D7= 10110010时输出Y 的序列。

答案：（1）电路为序列脉冲产生器，当参加CP 脉冲后，Y输出00010111序列脉冲。

（2）Y输出10110010序列脉冲。

2、8选一数据抉择器74HC151跟4位二进制计数器74LVC161构成的电路如图所示，试画出状况转换图，分析电路的逻辑功能，指出参加多少个CP脉冲后，输出Z的序列。

附74LVC161功能表如下：

输 入

输 出

CR

CET

CEP

PE

CP

D3 D2 D1 D0

Q3 Q2 Q1 Q0

0

×

×

×

×

× × × ×

0 0 0 0

1

×

×

0

↑

D3D2D1D0

D3 D2 D1 D0

1

0

×

1

×

× × × ×

保持

1

×

0

1

×

× × × ×

保持

1

1

1

1

↑

× × × ×

加计数

注： TC为进位输出，平常为0，当Q3Q2Q1Q0=1111时，TC=1

答案：

状况编号

Q3

Q2

Q1

Q0

Z

0

0

1

1

0

0

1

0

1

1

1

0

2

1

0

0

0

0

3

1

0

0

1

1

4

1

0

1

0

1

5

1

0

1

1

1

6

1

1

0

0

1

7

1

1

0

1

0

8

1

1

1

0

1

9

1

1

1

1

1

电路功能：序列脉冲产生器

输出Z的序列：0001 1110 11

3、由555准时器，4位二进制计数器74LVC161跟4选1数据抉择器74LS153构成的电路如图所示：

阐明下图所示电路由多少部分构成，各有什么功能？

当图中fCP1=16KHZ，把持旌旗灯号A1A0=11时， CP2（Y）的频率fCP2是多少？

74LVC161（2）构成多少进制计数器？画出其状况转换图。

当A1A0=11时，输出Z的频率为多少？

答案：

（1）电路各构成部分及各部分功能如下：

555准时器构成多谐振荡器；

74LVC161（1）跟74153构因素频器：A1A0=00，2分频；A1A0=01，4分频；A1A0=10，8分频；A1A0=11，16分频；

74LVC161（2）构成10进制计数器

（2） fCP2=1KHZ

（3） 74LVC161（2）构成10进制计数器

（4）100HZ

4、74LVC161是4位二进制加计数器芯片，TC为进位输出端，其功能如下表所示：

⑴试用该芯片构成按下图状况转换的五进制计数器（画出电路图）。

⑵试用该芯片及须要的门电路构成“01010”序列旌旗灯号产生器，写出输出方程，画出电路连接图。

输 入

输 出

CR

CEP

CET

PE

CP

D3D2D1D0

Q3Q2Q1Q0

0

×

×

×

×

××××

0 0 0 0

1

×

×

0

↑

D C B A

D C B A

1

0

×

1

×

××××

保持

1

×

0

1

×

××××

保持

1

1

1

1

↑

××××

加计数

注： TC为进位输出，平常为0，当Q3Q2Q1Q0=1111时，TC=1

答案：

⑴五进制计数器电路图：

⑵ 状况转换真值表：

Z

0

0

0

0

0

0

0

1 0

0

0

0

1

0

0

1

0 1

0

0

1

0

0

0

1

1 0

0

0

1

1

0

1

0

0 1

0

1

0

0

0

0

0

0 0

得输出方程：或

电路图：

?或

5、图为由 4位二进制加法计数器74LVC161（异步清零）跟4位数值比较器74LS85构成的电路，请问：

（1）电路实现怎样的逻辑功能，简述来由。当I3I2I1I0=1100，电路为多少进制计数器？

（2）画出当I3I2I1I0=1100时的完全的状况转换图。

答案：

（1）电路为可变进制（模可变）的加法计数器

（2）当I3I2I1I0=1100时，电路为十二进制加法计数器，这种情况下的完全的状况转换图见图所示。