奥鹏作业网数字电子电路 形考任务二
一、单选题（每小题4分，共48分）
题目1
由组合逻辑电路的功能特点可知，任意时刻电路的输出( )。
题目2
下列消除竞争冒险的方法中，( )是错的。
题目3
普通二进制编码器的输入变量中，任何时刻( )。
题目4
三位同学按“少数服从多数”原则设计表决器逻辑电路，下列电路中（ ）是错误的。
题目5
下列三个逻辑电路框图中，（ ）是译码器。
题目6
16选1数据选择器应该有( )个数据输入端。
题目7
由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态( )。
题目8
主从触发器在每个CP脉冲周期，( )。
题目9
由RS触发器的真值表可知，它的状态方程和约束条件是（ ）。
题目10
为了把串行输入的数据转换成并行输出的数据，可以使用( )。
题目11
与同步时序电路相比，异步时序电路的主要缺点是( )。
题目12
N个触发器可以构成最大计数长度为( )的计数器。
二、判断题（每小题4分，共32分）
题目13
组合逻辑电路符合逻辑关系的最简电路形式不会发生竞争冒险现象。( )
题目14
多位数值比较器在比较两个多位数的大小时，遵循先低位比较后高位的比较原则，只有在低位相等时，才需要比较高位。
题目15
CMOS结构的组合逻辑越来越多被采用，是因为CMOS电路耗电量低。（ ）
题目16
若系统中既有数字电路也有模拟电路，印刷电路板应分别设置接地线再合并接地（ ）
题目17
触发器虽然也是由门电路构成，但它与组合逻辑电路不同，具有逻辑状态的记忆功能。( )
题目18
将主从JK触发器的J和K端都接低电平，则在时钟脉冲CP的作用下特性方程应为。（ ）
题目19
当D触发器的现态时，为使每个CP脉冲该触发器翻转一次，D端应接至。（ ）
题目20
由M进制集成计数器构成N进制计数器，当M＜N时一般采用清零法或置位法，当M＞N时则适合采用级联法。（ ）
国开答案请进：opzy.net或请联系微信：1095258436
三、综合题（包含5道单选题，每小题4分，共20分）
已知图2-3所示组合逻辑电路的输入信号ABCD为1位十进制8421BCD码，分析电路并在下列选项中选择正确答案填入空内。
题目21
（1）该电路最简与或形式的逻辑表达式是（ ）。
题目22
（2）经分析，该电路具有（ ）功能。
题目23
分析图2-4所示电路的逻辑功能。在下列选项中选择正确答案填入空内。
（1）该电路使用的触发器是（ ）。
题目24
（2）分析可知，该电路为（ ）。
题目25
（3）在CP脉冲的作用下，该电路时序图为（ ）。
